揭陽小程序
企業(yè)版小程序
揭陽[ 切換城市 ]
親愛的朋友您好：
切換城市分站，讓我們?yōu)槟峁└鼉?yōu)質(zhì)精準(zhǔn)的招聘信息。
點擊進入 揭陽 或切換到下一個城市
集成電路設(shè)計（Integrated circuit design, IC design），亦可稱之為超大規(guī)模集成電路設(shè)計（VLSI design），是指以集成電路、超大規(guī)模集成電路為目標(biāo)的設(shè)計流程。集成電路設(shè)計涉及對電子器件（例如晶體管、電阻器、電容器等）、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導(dǎo)體襯底材料之上，這些組件通過半導(dǎo)體器件制造工藝（例如光刻等）安置在單一的硅襯底上，從而形成電路。
職位要求：1、?電子、微電子、通信相關(guān)專業(yè),?本科及以上學(xué)歷，1年以上工作經(jīng)驗；2、?具有扎實的數(shù)字電路理論基礎(chǔ)，掌握verilog/?system?verilog等語言，具備基本的HDL代碼編寫能力；3、?熟悉EDA工具（仿真驗證/靜態(tài)時序分析/形式驗證等），熟悉數(shù)字電路IC設(shè)計流程；4、?具有較強的技術(shù)文檔及報告撰寫能力；5、?工作認真細致，具有良好的溝通能力及團隊精神。崗位職責(zé)：1、?負責(zé)產(chǎn)品數(shù)字前端實現(xiàn)，包括算法設(shè)計、RTL設(shè)計、仿真驗證、時序分析等；2、?和模擬工程師配合完成數(shù)模混合仿真驗證；3、?協(xié)助FPGA原形驗證及應(yīng)用方案開發(fā)；4、?協(xié)助完成測試方案，提供測試支持，協(xié)助產(chǎn)品問題分析；5、?撰寫相關(guān)技術(shù)文檔。
業(yè)務(wù)辦理：18680133239
企業(yè)客服：0663-8136465
求職客服：0663-8116500
電子郵件：service@mail1.job0663.com